板上芯片封裝（Chip On Board, COB）是CMOS影像傳感器（CMOS Image Sensor, CIS）模組的核心封裝工藝。制程中固晶（Die Bonding）、熱壓合、環(huán)氧樹(shù)脂（Epoxy）固化等工序會(huì)產(chǎn)生熱應(yīng)力與殘余應(yīng)力，誘發(fā)芯片板面翹曲（Warpage），易引發(fā)金絲鍵合偏移、封裝膠體分層、成像畸變等不良問(wèn)題，是COB制程質(zhì)量控制（Quality Control, QC）的關(guān)鍵管控痛點(diǎn)。依據(jù)JEDEC JESD22-B112C與ISO 14744-1:2016行業(yè)公開(kāi)標(biāo)準(zhǔn)，芯片翹曲超差會(huì)直接降低模組裝配精度與長(zhǎng)期可靠性。

傳統(tǒng)二維光學(xué)檢測(cè)僅能完成平面尺寸校驗(yàn)，無(wú)法量化芯片三維形變參數(shù)。行業(yè)量產(chǎn)端普遍采用光學(xué)3D輪廓儀（3D Optical Profilometer），依托結(jié)構(gòu)光掃描與白光干涉原理實(shí)現(xiàn)非接觸式無(wú)損檢測(cè)，可高精度重構(gòu)芯片三維形貌，精準(zhǔn)采集最大翹曲量、曲率偏差等核心數(shù)據(jù)，量產(chǎn)檢測(cè)精度可達(dá)0.4 μm，滿(mǎn)足CMOS芯片翹曲≤5 μm的行業(yè)量產(chǎn)管控閾值，完全適配國(guó)際權(quán)威封裝檢測(cè)標(biāo)準(zhǔn)。

該檢測(cè)方案全面覆蓋COB封裝關(guān)鍵質(zhì)控節(jié)點(diǎn)，包括裸片來(lái)料檢測(cè)、固晶后校驗(yàn)、膠體固化后檢測(cè)及成品終檢，可有效識(shí)別局部微翹曲、整體形變等隱性制程缺陷。通過(guò)檢測(cè)數(shù)據(jù)迭代優(yōu)化固化溫度、保溫時(shí)長(zhǎng)等工藝參數(shù)，可改善基板與芯片熱膨脹系數(shù)（Coefficient of Thermal Expansion, CTE）不匹配問(wèn)題，大幅降低翹曲不良率，穩(wěn)定提升CMOS感光芯片封裝良率與成像一致性。

新啟航半導(dǎo)體｜專(zhuān)業(yè)白光干涉 3D 輪廓測(cè)量方案。亞納米精度保障，支持自動(dòng)化定制；高端系列對(duì)標(biāo)國(guó)際一線(xiàn)品牌，大視野設(shè)計(jì)，輕松應(yīng)對(duì)高低反射、復(fù)雜材料測(cè)量場(chǎng)景。

免責(zé)聲明（Disclaimer）

一、內(nèi)容溯源與適用范圍（Source & Scope of Application）

本文全部技術(shù)參數(shù)、結(jié)構(gòu)原理、機(jī)型適配及對(duì)比數(shù)據(jù)，均源自設(shè)備原廠官方資料、權(quán)威標(biāo)準(zhǔn)文獻(xiàn)及公開(kāi)招標(biāo)驗(yàn)收文件，僅用于技術(shù)研究、方案對(duì)比及行業(yè)參考，不作任何商業(yè)用途。

二、內(nèi)容效力與權(quán)責(zé)界定（Validity & Liability Definition）

本文觀點(diǎn)與結(jié)論為通用技術(shù)參考，非設(shè)備原廠官方定論，不構(gòu)成任何商業(yè)承諾、履約標(biāo)準(zhǔn)及驗(yàn)收依據(jù)，未經(jīng)原廠實(shí)測(cè)核驗(yàn)，不得用于項(xiàng)目驗(yàn)收、舉證追責(zé)。

三、風(fēng)險(xiǎn)承擔(dān)與合規(guī)說(shuō)明（Risk Assumption & Compliance Statement）

使用者擅自套用、篡改本文內(nèi)容產(chǎn)生的一切風(fēng)險(xiǎn)與法律責(zé)任，由使用者自行承擔(dān)，本文作者及所屬單位不承擔(dān)任何連帶責(zé)任。若存在版權(quán)及侵權(quán)異議，將及時(shí)核實(shí)